Главная >  Приборостроение 

1 2 [ 3 ] 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24

На .бсех трех Входах присутствует 1 и протекает ток через резистор 1 и диод д4, выходное напряжение Овых-О.

Помехоустойчивость такой схемы определяется напряжением на насыщенных транзисторах и падением напряжения на диоде д4. Помехоустойчивость схемы составляет около 400 мВ. К недостат-

4t -И-

Аг -М-

Аз -М-

Рис.- 6.

Рис. 7.

/7 о-

Я. -о

(Рис. 8.


кам схем ДТЛ можно отнести следующее: длительность переднего фронта импульса относительно велика и зависит от величины и емкости нагрузки, что ограничивает быстродействие схемы; помехозащищенность схем не оптимальна; на коллекторном сопротивлении теряется значительная мощность.

Примером удачной реализации возможностей монолитной интегральной техники могут служить схемы ТТЛ. В отличие от ДТЛ-элементов входные диоды здесь заменены входным -многоэмиттерным транзистором (рис. 7). В этом случае вместо пассивных элементов используются активные, благодаря чему быстрее удаляются неосновные носители, накопленные в базе выходного транзистора Г2.

Схемл элемента ТТЛ проста и содержит всего четыре компонента. Хорошая помехозащищенность высокое быстродействие и н-



большая потребляемая мощность привели к широкому использованию схем ТТЛ.

Рассмотрим теперь логические схемы на МОП-транзисторах. Полевой Транзистор со структурой металл - окисел - полупроводник (МОП) представляет собой прибор, управляемый напряжением.

Таблица 2 Таблица 3

МОП-транзистор имеет входное сопротивление 10*2 ioi4 q,j Сложная интегральная схема со структурой МОП обычно состоит только из МОП-транзисторов и -не содержит других элементов. Основными логическими элементами являются элементы НЕ-И и НЕ-ИЛИ.

Схема элемента НЕ-ИЛИ показана на рис. 8,а. Транзисторы Ti, Гг, Тз Используются, как выходные вентили. Вместо нагрузочного резистора включен транзистор Т. Такая замена, помимо снижения рассеиваемой мощности, позволяет значительно сократить площадь подложки.

Работу схемы поясняет табл. 2.

На рис. 8,6 показана схема элемента НЕ-И.

Ток через нагрузочный резистор потечет только в том случае, когда на всех трех входах схемы будут 1. Этот ток вызывает падение выходного напряжения до нуля. Работу схемы поясняет табл. 3.

ТРИГГЕРЫ. СЧЕТЧИКИ

Для построения различных логических схем цифровых приборов широко применяются триггеры. Используя потециальные схемы И-НЕ, как показано на рис. 9, можно построить S-триггер. Работу несинхронизируемого 1?5-триггера можно проследить по табл. 4.

Таблица 4

Q{t + \)

Q{t)




При Л = 1, jB=0 происходит установка триггера в нулевое состояние Q(/J-l) = 0.

При Л=0, В=\ триггер устанавливается в единичное состояние. При Л = В=1 триггер сохраняет предыдущее состояние

Если Л = В=0, то состояние триггера однозначно не определяется и возможно искажение информации, хранимой в триггере. Поэтол му такая комбинация входных сигналов не допускается.

Распространенным типом триггера па интегральных логических элементах является универсальный С-триггер. Схема его показана на рис. 10, а работу поясняет табл. 5.

Сигнал Л = 1 устанавливает триггер в состояние 1 , а сигнал В=\ переводит его в состояние О независимо от предыдущего состояния.

В отличие от ?5-триггера в (-триггере 1 может одновременна подаваться на входы А и В. При этом триггер при подаче тактового сигнала Т всегда будет изменять свое состояние па противоположное, т. е. при Л = В=1 схема ведет себя как триггер со счетным: входом.

Схема универсального (-триггера на МОП-транзисторах показана на рис. 11. В этом триггере резисторы в цепях обратных связей отсутствуют, так как ввиду очень высоких входных сопротивлений транзисторов в них нет необходимости. Вместо нагрузочных резисторов в (-триггере используются МОП-транзисторы, затворы которых могут быть подключены либо к стокам, либо к отдельному источнику питания.

Транзисторы 71-74 образуют первый статический триггер, а транзисторы 75-78 - второй. Соединение триггеров выполняется транзисторами 79-7io, 7i2-7i3. Такая ячейка представляет собой триггер с раздельными входами.

Транзистор 7ii предназначен для предварительной установки схемы в исходное состояние. Транзисторы 7i4, 7i5 отделяют триггеры друг от друга. Информация записывается во время тактового импульса. Передача информации из первого триггера во второй происходит только во время паузы. С помощью транзисторов 7i6 7i7 схема превращается в универсальный триггер, работу которого можно проследить по табл. 6.

Счетчики на интегральных элементах строятся в основном так же, как и счетчики на дискретных элементах. Некоторые особенности возникают при использовании специальных интегральных триггеров. На рис. 12,(2 показана схема Простейшего счетчика по (модулю 8, построенного на интегральных (-триггерах. Первый триггер счетчика изменяет свое состояние с приходом каждого импульса В, так как на его входы I ц К постоянно подано напряжение, соответствующее 1. Последующие триггеры счетчика изменяют свое сог стояние на противоположное под действием сигна:[1а В только в том случае, если с единичного выхода Q предшествующего триггера на входы I и К подается единичный сигнал. Временная диаграмма работы такого счетчика показана на рис. 12,6.

В качестве примера на рис. 13 показана схема декадного счетчика на (-триггерах, работающего в коде 8-4-2-1. Счетчик содержит четыре триггера и три логические схемы И. Первый триггер изменит свое состояние под действием каждого вхрдного сигнала



1 2 [ 3 ] 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24