происходила полная компенсация положительного входного тока интегратора. На выходе преобразователя включен формирователь импульсов (буферный усилитель).

Еще одна разновидность схемы преобразования напряжения в частоту показана на рис. 3.3,6 - схема дельта-сигма -преобразо-вателя. Она применяется в тех случаях, когда выходные импульсы

Форми-рова- - тель

Q Тг С

Рис. 3.3. Преобразователь с повышенной линейностью (а) и дельта-сигма -преобразователь (б)

ДОЛЖНЫ быть синхронизированы с тактовыми. В схеме импульсы тока генерируются О-триггером Тг в те моменты, когда выходной сигнал преобразователя имеет высокий уровень и в схему поступают тактовые импульсы. Отличия этой схемы от предыдущей в том, что в ней используются входной ток или напряжение отрицательной полярности и генератор импульсов тока вырабатывает импульсы противоположной полярности. Выходные импульсы образуются в результате логической операции И над выходным сигналом триггера и входными тактовыми импульсами. В результате частота выходных импульсов пропорциональна входному напряжению, и они синхронизированы с тактовыми.

3.1.2. ПРОСТЕЙШИЕ ПРЕОБРАЗОВАТЕЛИ

Ниже описаны наиболее распространенные схемы преобразователей напряжения в частоту, для построения которых применяются простейшие ОУ, дан пример расчета основных параметров выходного сигнала, показаны некоторые способы улучшения передаточных характеристик преобразователей.

Если при преобразовании напряжения в частоту не требуется высокая линейность, можно использовать схему на рис. 3.4,а, построенную на двух ОУ типа 140УД7 [57]. В схеме усилитель Al включен в режиме интегратора, а усилитель А2 - в режиме регенеративного компаратора с гистерезисом. Когда выходное напряжение компаратора имеет максимальное положительное значение L, диод VD смещен в обратном направлении, и напряжение на выходе Al линейно уменьшается со скоростью определяемой амплитудой входного положительного сигнала, до тех пор, пока не достигнет значения UiRi/R. В этот момент компаратор переключается в другое состояние, при котором напряжение на его выходе

равно максимальному отрицательному значению U, диод VD открывается и выходное напряжение интегратора быстро нарастает до U<2R{iR2. При этом компаратор возвращается в первоначальное состояние и цикл повторяется.

с ., 0,01 мк

Рис. 3.4. Практическая реализация схемы на рис. 3.1 (а) и форма напряжения на выходах ОУ (б)

Так как время нарастания выходного напряжения интегратора значительно меньще времени спада, которое обратно пропорционально амплитуде входного сигнала, частота циклов повторения f будет прямо пропорциональна входному напряжению. Пренебрегая собственным временем переключения компаратора, можно записать следующее выражение для определения частоты выходных импульсов (f/вх - в вольтах, f-в герцах):

/= -3- 103[/ . (3.2)

CR пли 1-и2)

На самом деле размах напряжения на выходе Al будет несколько больше величины (R\/R2) {Ui-U2) из-за отличного от нуля значения времени переключения компаратора, а частота соответственно меньше значения, определяемого выражением (3.2), причем это расхождение будет особенно значительным при больших амплитудах входного сигнала.

На рис. 3.4,6 показаны типовые формы напряжения на выходах ОУ для большого входного сигнала. Как видно, в этом случае конечные значения времени нарастания выходного напряжения интегратора и времени переключения компаратора внесут существенный вклад в нелинейность зависимости частоты генерируемых импульсов от входного напряжения. При малых f/вх передаточная характеристика схемы будет также нелинейной из-за наличия дрейфа напряжения смещения интегратора. Поэтому для расширения нижнего предела изменения входного напряжения необходимо включить внешний потенциометр для компенсации этого дрейфа на выходе интегратора. С указанными на рис. 3.4,а номиналами элементов схема обеспечивает линейность преобразования не хуже ±1% в диапазоне изменения входных напряжений 20 мВ- 10 В.

При этом частота выходных импульсов изменяется от 20 Гц до 10 кГц.

Более сложная схема преобразователя на основе интегратора, компаратора и переключателя приведена на рис. 3.5 [58]. Интегратор и компаратор собраны на ОУ типа 140УД1, а переключатель - на транзисторе КТ315.

+/2ST

Рис. 3.5. Преобразователь напряжения в частоту с коэффициентом преобразования 100 Гц/В

Применение усилителя 1УТ401 для построения интегратора объясняется тем, что он имеет высокую скорость нарастания выходного напряжения, необходимую для быстрого восстановления напряжения на выходе интегратора, до величины AUbux после достижения этим напряжением порогового значения, определяемого потенциалом на неинвертирующем входе компаратора. Для качественной работы преобразователя в широком диапазоне изменения входных напряжений на входе интегратора включена пара согласованных биполярных транзисторов. При этом увеличивается коэффициент усиления ОУ (до 30-50 тыс.) и уменьшаются входные токи (до 0,5 мкА). Напряжение смещения нуля входных транзисторов устраняется внешней балансировкой с помощью подстроечного резистора R6.

Поскольку коэффициент усиления составного усилителя значительно возрастает по сравнению с коэффициентом усиления ОУ 140УД1, в схему введены две цепи частотной компенсации: R7C1 и R8C3. Интегрирующим конденсатором является С4. Диоды VD1 и VD2 включены в схему для защиты компаратора от перегрузок по входу.

Второй ОУ используется в режиме компаратора напряжения. Пороговое напряжение -4 В обеспечивается подключением к неинвертирующему входу А2 резистивного делителя R10, R11 и источника питания 6 В. Когда выходное напряжение интегратора достигает порогового значения, включается компаратор и открывается транзисторный ключ VT3, замыкающий цепь положительной 120